

# Halbleiter-Pixel-Detektor

## DEPleted Field Effect Transistor

(Kemmer & Lutz 1987)

# Overview



## Basic's

Der p-Kanal JFET

Prinzip der Seitwärts-Depletion

## Der DEPFET-Pixel Detektor

Aufbau eines DEPFET's

Potentialverläufe


DEPFET Pixel Matrix & ReadOut

# P-Kanal JFET (1)

Ausgeschalteter Transistor

Analog zu pn - Diode Ausbildung von Raumladungszonen in das schwächer dotierte Substrat.


Zwischen Source und Drain befindet sich der leitende p-Kanal.



# P-Kanal JFET (2)


Transistor im linearen Arbeitsbereich.

Die Ausdehnung der Raumladungszonen nimmt mit sinkender Drainspannung  $U_D < 0$  zu, so daß sich der Querschnitt des leitenden p-Kanals zwischen Source und Drain verringert.



# P-Kanal JFET (3)


Transistor am Sättigungspunkt.  
Erreicht die Drainspannung ihren Sättigungswert  $U_D = U_D^{\text{sat}}$  wird der p-Kanal im Bereich des Drainanschlusses des JFET's abgeschnürt (Pinch-Off).



# P-Kanal JFET (4)

Transistor oberhalb des Sättigungspunktes.

Wird die Drainspannung weiter reduziert breitet sich die Abschnürung weiter in Richtung der Source-Elektrode aus. Infolgedessen nimmt der Widerstand des Kanals zu und der Drainstrom bleibt näherungsweise konstant.



# Kennlinie eines p-Kanal JFET's





Abbildung 1.8: Ausgangskennlinienfeld eines p-Kanal-JFET.


# Seitwärts-Depletion 1 (Gatti & Rehak)

## a) Diode mit verarmter Sperrschicht

(Ausdehnung in stärker dotiertes  $p^+$  Gebiet ist vernachlässigbar)



## b) Diode mit durch Seitwärts-Depletion verarmter Sperrschicht






# Seitwärts-Depletion 2

Dioden können beidseitig des Substratmaterials angeordnet werden.

=> Depletion des Substrats von zwei Seiten.

Die Wahl der Spannungen  $U_o$  und  $U_u$  bezogen auf die Substratspannung, bestimmen die Lage des Potentialminimums im Substrat.

Thermisch als auch durch ionisierende Strahlung generierte Elektronen driften zu diesem Potentialminimum.




# Der DEPFET


JFET im Detektorpixel integriert

Die im depletierten Bereich erzeugten Elektronen werden im "internen Gate" gesammelt und modulieren so den Transistorstrom.

Stromverstärkung ist proportional zur Anzahl der gesammelten Signalelektronen:

$$1e^- \sim 500pA$$







# DEPFET im Clear Modus

Im Gegensatz zu einem "klassischen" Detektor müssen die Signalelektronen aus dem "internen Gate" entfernt werden.

Anlegen eines "Clear-Pulse" notwendig.






# DEPFET Pixel-Matrix mit Switcher & RO-Chip


Switcher-Chips schalten zeilenweise die Pixelmatrix

Stromauslese  $I_{\text{Drain}}$  mittels CURO-II



# DEPFET Hybrid

GATE Switcher



CLEAR Switcher

Quelle: L.Reuen,  
Universität Bonn

CURO II -Chip

# DEPFET SUMMARY



- ◆ Integration von Sensor und 1. Verstärkerstufe
- ◆ Geringe Detektorkapazität => niedriges Rauschen (ENC ~ 100e<sup>-</sup>)
- ◆ Gute Ortsauflösung < 10μm
- ◆ Signalladung wird durch Auslese nicht vernichtet
- ◆ Clear-Mechanismus notwendig
- ◆ DEPFET Pixel in Matrix angeordnet => sequentielle Auslese notwendig
- ◆ Schnelle Auslese nur mit speziellen Auslesechip (Hybrid mit Switcher & CURO II)